FETプローブをさらに追加で手に入れられた記念に、EBAZ4205の比較的低域電源インピーダンスを測定してみた

 おはようございました。

少し前に『EBAZ4205の電源が糞だという噂がある』という話で、実際のリップルノイズを見た件を投稿しておりました。
皆様覚えていらっしゃるでしょうか？本日はその続きです。

うっかり2台目のFETプローブ『Tektronix P6243』を手に入れましたので、家に転がっているDL1740で再測定してみました。

CH1:3.3V

CH2:1.5V(VCC-DDR)

1.8V系のノイズ？を受けて振動している状態をズームしました。

CH1:1.8V(VCCA)

CH2:1.0V(VCCP)

1.8V系のノイズ？の発生状態をズームしました。

拡大すると…

パッシブプローブなら完全にノイズに埋もれて見えなかったノイズもこんなにくっきり…
ノイズ調査に良いプローブが欠かせないことは良く分かりましたね？

私は貧乏人であり、現職は電子回路系の技術者は冷遇されますし、技術士ですら公然とお払い箱の扱いを受けるので、良いプローブを(どころかちょっとした消耗品すらも)買えませんが、電源触るならプローブに金をかけろ！と強く言っておきます。

ついでにこんな私を拾ってくれる会社があればよろしくお願いいたします…(結構切実)

だがしかし！今回はこれだけでは終わらないッ！

久しぶりに玩具を出したついでに、さらに面倒臭そうな心配事も一緒に…と電源インピーダンスも測ってしまいます。
以前昨今の電源電圧低電圧化と大容量化に伴い、電源側の設計がかなり面倒くさい事になっているという話もさせていただきました。
さてそんな中、たとえ糞であっても動いている実物が現存するという事実は、実際の設計における指針の一つになります。
ということで、先ずは非破壊でできる低域の電源インピーダンスを測定したので、XilinxのFPGAのZynq-7000シリーズのz-7010の設計の際には
『低域のインピーダンスはこれぐらいは守ってないと製品として糞認定される』
指針にして頂ければ…と思います。
そもそも高域について、アートワーク上でのデバイスを含めたインピーダンスは、結構な企業様方がそれなりのノウハウを蓄積されておられますし、解析突っ込んでそれなりにできる環境も構築されているので、実際のところは低域のほうが面倒くさいだろうと思って公開した次第。
例えば入手の問題とか、会社の制限とか糞上司の命令とか、営業絡みの問題とかで…

さて、このEBAZ4205の電源は、3.3V、1.8V(VCCA)、1.5V(VCC-DDR)、1.0V(VCCP)の4系統があります。
巷に転がっている回路図上のVCCPのは1V9となっている電源ですが、1.9Vではなく1.0V弱です。(ややこしい…)

ご存じの通り、一番条件的にきついのはコア電源の1.0Vで、リップルとノイズの限界値もさることながら、コアの消費電力変化による電源電圧変動を含めた形で電圧変動を規定値内に収めねばなりません。
ここら辺の回路周りの数値は出回っている回路図に間違いが存在するかもしれません。
動いている現物のほうが正しい！という、昔にあったような心意気で現物以外信用しないようにしましょう。
1.8V突っ込んだら間違いなくFPGAが死にます。(何で前回気づかったのか…最近この手の業界から離れているとはいえ大失態です)

さて、ここから提示するネタについてですが、いくらか注意事項があります。

• 金の頂いていない私的な落書きなので、すべて私の妄想の世界の中での出来事であること
• 我が家の測定機環境はそこまで優れている訳ではなく、校正なんてしていない品物であること

(アホみたいに高い電子負荷やFETプローブなんて個人じゃ普通は持たない物を使ってますが、所詮はその程度です)

• 傾向さえ見えれば満足で、不確かさの検証なんて面倒くさいのでやる訳もない事
• 60Hzの高調波(3倍、5倍、7倍)のノイズの問題は私の家の電源環境が糞なだけであって、本来はない物として思え

ということで、私の妄想の結果だということに納得できるお方は次の結果を見てみましょう。
大事なことなので、2回言っておきました！

見ての通り、コア電源だけはコンデンサガンガンに積んで実装されているICから十分制御可能な制御帯域内から位相がぐるっとコンデンサ側に振っているいることがよく分る構図となっております。

また、グラフの位相の暴れは信頼の薄さにも相当します。

FETプローブ使ったりそれなりの構成で気を使ていることもあってmΩオーダーはそれなりの精度で採れてはいるのですが、周囲のノイズもそこそこ酷く、あまり綺麗に採れるわけでもありません。
非破壊でやれる範囲ということで小信号での測定でリード引き出しということもあり、100[kHz]以上はだんだんと測定精度が怪しくなってきています。
とはいえ、傾向はつかめる程度には取れていると思います。

しかしまぁ、コア以外はかなり適当でこれで本当にいいの？と思わざるを得ない結果です。
コア以外も頑張って100[kHz]ぐらいまで0.01[Ω]切りを目指せよ…と思うわけですが、そうもいかなかった模様。
ちなみに、私が過去に設計していたちょっと気合の入れた電源では+12[V]で、100[kHz]で0.01[Ω]、MHzに入るまで普通に0.1[Ω]切ってました。(100～400[W]での使用電源だけど…)

ですがそもそもこの帯域(数百kHz)になり始めるとデバイス端での測定を行わねば正確に判定できません。
素直にシャントスルー法を使って測定しましょう…と言いたいのですが、誰かやってくれんだろうか？
…え？お前がやれって？誰か投げ銭してくれたら考えます…(と言ってみるテスト)

ではでは、今日はココまで。

またの機会に会える事を楽しみにしています。