ある電源方式が記事にされていたので晒す

出先で偶々この方式に関してちょっと質問を受けた事や、ずいぶん前(原案は10年以上前)に作って、某社で試作していたΣΔ方式の考え方を取り入れた電源そのまんまの記事が「HiSAT-COT」として EDN Japan に記載されていたので少々解説してみようと思った次第。
某社では斬新過ぎて誰も注目せず、私の退職とともに忘れ去られてしまったずいぶん古い遺産ですし、私が所属していた会社の記事ではないですし、既に記事にされている≒公知ですので、問題ないと思います。

記事はこちらです。

http://ednjapan.com/edn/articles/1506/29/news003.html

この方式はとても単純な構成で制御回路が作成できます。

積分器一つと比較器一つ、つまりオペアンプとコンパレータで実現可能なコアです。

部品点数が少ない≒信頼性が高い傾向です。

しかも、保護回路を簡単に追加できます。

つまりは、安く高性能で、しかも信頼性が非常に高く作れます。
この会社はこのΣΔ方式に何か独自の付加価値をつけていると思う。そうしない限り安易に売る価値は無いからである。そのため、ややこしい名前を付けたのであろう…が、動作はΣΔと変わらないので、話題に挙げさせて頂いた。

最小ON時間の設定、最大ON時間の設定、最大周波数の制限という制限回路を付加して、ドライブ回路やコイルの設計もしやすく作れるのです。

若気の至りもあり、当時考えた中では究極のアナログ回路式制御電源だと妄想しておりました。

(きっと今は違うはず。基本は同じでも2重積分やその他の手法があるので…。)

この方法はサーボや大電力スピーカー用のアンプ、大型電源にも応用可能です。

と言うよりも、大元の発祥はこれらのオーディオ関連の変換器からが本流でしょうね。

大方の書籍には挙がっていますが、先ずは長所と短所をおさらいしましょう。

短所は

• 自励発振(ノッチフィルターやアクティブフィルターを効かせ難い)
• 高精度と即応性がトレードオフ
• ICとして供給されていないので、面倒

で、長所が

• ノイズシェーピング(原信号≒負荷変動・負荷状況に対してのノイズが低い)
• オーバーサンプリングで動作を行うので、それなりの早い応答が期待できる
• 高精度か即応性の何方かが狙える
• 小型化が狙える
• 広帯域化→コンデンサーを小さくできる
• 一般的な絶縁電源と比較して、負荷の急な変動に物凄く強くなる

です。

当然ですが挙動が異なるだけで、他(コア以外の設計・評価手順など)は普通の電源と大きな差はありません。理想的な動きをしてくれます。
原理の詳しくはここに書いてあります。

http://www.okuma.nuee.nagoya-u.ac.jp/~murahasi/dsm/feature.html

この基本原理の応用版です。

電源では必然的に即応性を優先した設計をしますから、高精度というのは外れます。

ノイズの低さがこの方法の大きな特徴です。

しかし、単純にフルブリッジ式の電源やアンプで用いる場合、そのまんまの方法では使い物になりません。

出力が0の時にデューティー50%でスイッチング周波数が最大というのは、電力の無駄な消費にしかなりませんからね。

そこで、出力のbit数を増やします。

フルブリッジ(Hブリッジ)ならば、電源から負荷への供給状態として最低3つの状態(＋・ー・無変化)があれば成立しますから、最低2bitが必要です。

サーボ回路用の電源回路で描くとこんな感じです。

電流フィードバックで動きやすいように組んであります。この回路ではHブリッジを正しく動かすためにロジック出力を幾らかいじって制御を行い、その後デッドタイム生成回路を通してをうまく動かしています。
電源回路用でこさえたのはこちら

フィードバックそのままをΣΔ変調したパルスに置き換え、伝送した後にロジック回路でごちゃごちゃして互い違いに動くようにした後、ドライブ回路に突っ込んでいます。
微妙に両サイドのON時間がずれ、磁気飽和に至る可能性があるので、このままでは使えません。
磁気飽和防止策が別途必要になります。（と言ってもセンサーひとつとロジック回路いじっておしまいですが…）

※ずいぶん昔の頃に適当に落書きでテスト用として書いたので、汚い点が多いですがご簡便をば…。
生まれるパルスはこんな感じです。この例は電源用の回路の波形です。
目的通りON時間がだんだん下がってゆくにつれ、周波数とデューティーが変化します。

サーボ用の物は緑と黄色が同じ端子から発生します。

（緑も黄色も0or5Vのデジタル信号である事に注意）

+側と-側それぞれ+100％出力付近～+0％出力付近、-100％出力付近～-0％出力付近でこのような波形が発生します。

サーボを考えたときは、欲しいときだけ欲しい分だけの電力を供給したい、用途が移動+加重ドライバでもあるので0.1mA～10Aまで低ノイズで丁寧に変化させたい…と考えたら、ここに落ち着いたというような感じです。

(家には既に実証用のサンプル回路があったりする…家で実証して、アイディアを会社に持ち込むと言う開発をしていた頃の遺産です。私の給与が世間一般的にはそれなりに高いにも関わらず、貧乏な理由でもあります。)
確か当時の実験結果では普通のHブリッジ式電源よりはずいぶんと出力ノイズが小さくできた≒使い物になりそうだった…と記憶しています。

さて、話を戻して、bit数を増やして行けば位相を増やした冗長性の高い制御電源も作成できます。

これを電源で使う理由は、絶縁アンプ部でパルスの伝送を使う事によって、物凄い高い帯域の電源が作成できるため

即ち、

コンデンサーを小さくできる(その気になれば電解コンデンサーも排除可能)

と、

光物部品の劣化に左右されにくいため、長寿命設計がしやすい

と言う点です。

一般的によく用いられるフォトカプラーでの伝送では、フォトカプラーの劣化で特性が大きく左右されます。

本来はこのフォトカプラーの経年劣化を配慮して末期の挙動を設計する必要があります。

間違ってはいけないと思うので、あえて同じ事を言います。

凡その絶縁電源は、設計が正しい場合には絶縁アンプのフォトカプラーが一番先に劣化します。

この劣化時においても正しく安全に停止側へ振らせる必要があります。

もし、その他の部品が先に寿命に至った場合は、明らかに設計の問題を孕んでいます。

つまり、フォトカプラーが先に寿命を迎えない回路は実運用時に壊れる可能性が高い回路です。

評価に抜けが無いか？正しい設計手順を踏んでいるのか？もう一度初心に帰って見直しましょう。

とても重要な事なので、2回言い回してみました。

さて、絶縁アンプのアナログ帯域制限は結構厳しいもので、実際の回路ではこの素子(フォトカプラー)の遅延時間が制御帯域の制限に大きく関わってきます。

いくら早い素子で優秀なものを用いても、電源のループ帯域は精々数kHzソコソコで頭打ちです。

おまけにoff側はバイポーラ素子特有の拡散時間に期待という、off→on側とon→off側の挙動が異なる素子を用いる場合が多く、無負荷からの急な負荷変動や、無負荷への急な負荷変動には頗る弱い電源が一般的です。

つまりは、単純なフォトカプラー式のアナログ式絶縁アンプ型電源回路では、高性能は望めません。

必ずと言って良いほど遅くて気分勝手な(周囲環境に大きく影響を受ける)フォトカプラーの特性で制限を受けます。

また、コンデンサーのサイズを下げたり、電解コンデンサーレスを推進する大きな阻害になりますし、小型化を推進する際の大きな制約条件になります。

しかし、デジタルのパルスで伝送すれば、その問題は殆ど解決されます。

しかも、オペアンプ(積分器)とコンパレータ(比較器)、物を選べば1つのIC(Dip8ピンや14ピン)がコアという単純な構成で収まります。負荷の変動に対する応答の特性が1次応答で弱いと感じるならば2重積分すれば解決されます。

絶縁はパルスなので、高速・強力で、周囲環境に大きく影響を受ける可能性の低いデジタル絶縁ICの選択肢が山の様にあります。

ね？10数年前のデジタルが貧弱だった時代、FPGAの処理速度ですらトロ臭くて専用ICを起こすしかなかったが、そんな金を掛ける程大層な代物でも無いと電源は認識されていた時代において、コレをやらない手は無いでしょう？

と言う事でやっていた次第です。

尤も、当時勤めていた数々の職場は真似である事が最低限の評価対象の土台であったので、思いっきり叩かれまくったという経緯もあるのですが…。

この方法は、小型化や大電力、高速応答を要求されて電源の性能が著しく向上せざるを得ない現代において、安く高性能に仕上げるのには良い一手になります。

ただ、構想当時から10数年経った今は、しっかりとアルゴリズムを実装されたデジタル式のものには到底敵いませんけどね…。

一つの手の内として持って置くには良い一手になります。単純な構成なので、是非勉強しておく事をお勧めします。

ではでは、今日はココまで。
またの機会に会える事を楽しみにしています。